【ASIC / SoC – FED設計リーダー（合成/STA/etc）】年休129日

ASIC/SoC設計

テスト開発エンジニア

プロセス技術研究者

仕事内容


【グローバルな技術力を身につけられる環境】ASIC/SoC FED設計業務で論理合成やタイミング解析を担当しチーム運営やプロジェクト管理にも携わります。
具体的には

ASIC/SoCのFED設計リーダーとして、論理合成やSTA（タイミング解析）、SDC（タイミング制約）の作成業務を担当します。チームメンバーの進捗管理や技術面でのサポート、顧客への設計内容の説明や調整業務も行います。HQと連携し、設計フローの改善活動に携わりながら、DFT/BEDメンバーとの協調設計も進めていきます。【雇入れ直後】上記業務【変更の範囲】会社の定める業務全般




＜入社後の流れ＞
【OJTによる業務習得】入社後は先輩社員の指導のもと、設計業務やプロジェクト管理の流れをOJTで実践的に学んでいきます。【チームでのサポート体制】日々の業務はチームで進めるため、わからないことがあればすぐに相談できる環境が整っています。